Re: ECC (was: Re: AMD Athlon und FreeBSD 3.2)

From: Bernd Walter <ticso(at)cicely.de>
Date: Wed, 24 Nov 1999 00:17:46 +0100

On Tue, Nov 23, 1999 at 09:04:54AM +0100, J Wunsch wrote:
> As Oliver Fromme wrote:
>
> > Interessante Idee. Dann bräuchten die SIMMs allerdings eine
> > zusätzliche Steuerleitung zum Chipsatz, damit sie ihm mitteilen
> > können, falls ein nichtkorrigierbarer Fehler auftritt.
>
> Ich vermute, man hat im üblichen PeeCee-Stil einfach darauf verzichtet
> und definiert, daß 2-Bit-Fehler sowieso nicht auftauchen können. ;-)
>
> Alternativ kann man natürlich noch das Paritätsbit mitgenerieren und
> dieses im Falle eines uncorrectable errors falsch herum setzen, dann
> sollte das ECC im Chipsatz aber möglichst nicht eingeschaltet sein...
>
Eins steht fest: Ich kann aus eigener Erfahrung sagen das nicht korigierbare
Fehler noch gemelded werden.

-- 
B.Walter                  COSMO-Project              http://www.cosmo-project.de
ticso(at)cicely.de             Usergroup                info(at)cosmo-project.de
To Unsubscribe: send mail to majordomo(at)de.FreeBSD.org
with "unsubscribe de-bsd-questions" in the body of the message
Received on Wed 24 Nov 1999 - 00:18:34 CET

search this site