Re: ECC (was: Re: AMD Athlon und FreeBSD 3.2)

As Oliver Fromme wrote:

> Interessante Idee. Dann bräuchten die SIMMs allerdings eine
> zusätzliche Steuerleitung zum Chipsatz, damit sie ihm mitteilen
> können, falls ein nichtkorrigierbarer Fehler auftritt.

Ich vermute, man hat im üblichen PeeCee-Stil einfach darauf verzichtet
und definiert, daß 2-Bit-Fehler sowieso nicht auftauchen können. ;-)

Alternativ kann man natürlich noch das Paritätsbit mitgenerieren und
dieses im Falle eines uncorrectable errors falsch herum setzen, dann
sollte das ECC im Chipsatz aber möglichst nicht eingeschaltet sein...

Wie gesagt, ich hatte mal gehört, es gäbe derartige SIMMs, offenbar
war das entweder ein Gerücht (ich hab' sie nie in der Hand gehabt)
oder hat sich nicht durchgesetzt.

-- 
cheers, J"org
joerg_wunsch@uriah.heep.sax.de -- http://www.sax.de/~joerg/ -- NIC: JW11-RIPE
Never trust an operating system you don't have sources for. ;-)
To Unsubscribe: send mail to majordomo(at)de.FreeBSD.org
with "unsubscribe de-bsd-questions" in the body of the message