© 1995-2008 by The FreeBSD Project. All rights reserved.URL: http://www.FreeBSD.de
jkois 2009-02-15 08:35:33 UTC
FreeBSD German Documentation Repository
Modified files:
books/developers-handbook/dma chapter.sgml
Log:
Neue deutsche Rechtschreibung.
Revision Changes Path
1.10 +24 -24 de-docproj/books/developers-handbook/dma/chapter.sgml
Index: chapter.sgml
===================================================================
RCS file: /home/cvs/de-docproj/books/developers-handbook/dma/chapter.sgml,v
retrieving revision 1.9
retrieving revision 1.10
diff -u -I$FreeBSDde.*$ -r1.9 -r1.10
--- chapter.sgml 4 Sep 2007 13:24:23 -0000 1.9
+++ chapter.sgml 15 Feb 2009 08:35:32 -0000 1.10
@@ -64,7 +64,7 @@
-IOW (I/O Write).</para>
<para>Der 8237 DMA-Controller ist ein sogenannter
- <quote>fly-by</quote>-DMA-Controller. Das bedeutet, daß
+ <quote>fly-by</quote>-DMA-Controller. Das bedeutet, dass
die von einem zu einem anderen Bereich bewegten Daten weder den
DMA-Chip durchlaufen noch darin gespeichert werden. Daraus
folgt, dass der DMA-Controller nur zwischen einem I/O-Port und
@@ -72,7 +72,7 @@
I/O-Ports oder zwei Speicherbereichen.</para>
<note>
- <para>Der 8237 erlaubt es, daß zwei Kanäle verbunden
+ <para>Der 8237 erlaubt es, dass zwei Kanäle verbunden
werden, um DMA-Operationen zwischen zwei Speicherbereichen in
einem nicht-<quote>fly-by</quote>-Modus zu durchzuführen.
Aber niemand in der PC-Industrie benutzt diese begrenzte
@@ -92,14 +92,14 @@
In diesem Beispiel hat der Diskettencontroller (floppy disk
controller, FDC) nur ein Byte zu lesen und verlangt vom
DMA-Controller dieses Byte im Speicher an der Adresse
- 0x00123456 abzulegen. Der Prozess beginnt damit, daß der
+ 0x00123456 abzulegen. Der Prozess beginnt damit, dass der
FDC das DRQ2-Signal (die DRQ-Linie für DMA-Kanal 2)
setzt, um den DMA-Controller zu alarmieren.</para>
- <para>Der DMA-Controller registriert, daß das DRQ2-Signal
- gesetzt ist. Der DMA-Controller stellt sicher, daß der
+ <para>Der DMA-Controller registriert, dass das DRQ2-Signal
+ gesetzt ist. Der DMA-Controller stellt sicher, dass der
DMA-Kanal 2 programmiert und unmaskiert (freigegeben) ist. Der
- DMA-Controller stellt gleichzeitig sicher, daß keiner
+ DMA-Controller stellt gleichzeitig sicher, dass keiner
der anderen DMA-Kanäle aktiv ist oder aktiv sein
möchte und eine höhere Prioritäti hat. Sobald
all diese Überprüfungen durchlaufen sind, fordert
@@ -113,7 +113,7 @@
von der CPU erzeugten Signale (-MEMR, -MEMW, -IOR, -IOW und
ein paar andere) in einem Status mit einem dritten Zustand
(weder hoch noch niedrig) und die CPU teilt dem DMA-Controller
- mittels des HLDA-Signals mit, daß er nun die Kontrolle
+ mittels des HLDA-Signals mit, dass er nun die Kontrolle
über den Bus hat.</para>
<para>Abhängig vom Prozessor kann die CPU noch einige
@@ -130,7 +130,7 @@
bestimmten Speicherbereich gelangt.</para>
<para>Der DMA-Controller verständigt nun das Gerät,
- welches die Anforderung veranlasst hat, daß der Transfer
+ welches die Anforderung veranlasst hat, dass der Transfer
beginnt. Dies geschieht durch setzen des Signals -DACK oder im
Fall des Diskettencontrollers durch -DACK2.</para>
@@ -142,20 +142,20 @@
mittels READY-Signal den DMA-Controller), dann wird der
DMA-Controller ein Zeitsignal warten und die Signale -MEMW und
-IOR widerrufen, damit der Speicher das Byte auf dem Bus
- sperrt und speichert und der FDC weiß, daß das
+ sperrt und speichert und der FDC weiß, dass das
Byte übertragen wurde.</para>
<para>Da der DMA-Zyklus nur ein einzelnes Byte auf einmal
überträgt, wird der FDC nun das Signal DRQ2
- deaktivieren und der DMA-Controller weiß, daß er
+ deaktivieren und der DMA-Controller weiß, dass er
nicht länger benötigt wird. Der DMA-Controller setzt
- das -DACK2 -Signal wieder und der FDC registriert, daß
+ das -DACK2 -Signal wieder und der FDC registriert, dass
er aufhören muß Daten an den Bus zu senden.</para>
<para>Der DMA-Controller wird nun überprüfen, ob
andere DMA-Kanäle irgendwelche Arbeiten bereithalten.
Falls keiner der Kanäle DRQ-Signale gesetzt hat,
- weiß der Controller, daß er seine Arbeit beendet
+ weiß der Controller, dass er seine Arbeit beendet
hat und setzt -MEMR, -MEMW, -IOR, -IOW und die Adress-Signale
auf den dritten Zustand.</para>
@@ -174,7 +174,7 @@
sind.</para>
<para>Sobald der Zähler Null erreicht hat, setzt der
- DMA-Controller das EOP-Signal, welches anzeigt, daß der
+ DMA-Controller das EOP-Signal, welches anzeigt, dass der
Zähler Null erreicht hat und keine weiteren Daten zu
übertragen sind, bis der DMA-Controller wieder durch die
CPU programmiert wird. Dieses Ereignis bezeichnet man als
@@ -198,7 +198,7 @@
es Peripheriegeräte, welche DMA nutzen aber keine
Interrupts erzeugen.</para>
- <para>Es ist wichtig zu verstehen, daß obwohl die CPU
+ <para>Es ist wichtig zu verstehen, dass obwohl die CPU
jedesmal den Bus an den DMA-Controller freigibt, wenn dieser
ihn anfordert, dieser Vorgang sowohl für das
Betriebssystem als auch die Applikation unsichtbar ist ausser
@@ -207,7 +207,7 @@
ist. Folglich muß der Prozessor die
Peripheriegeräte und die Register im DMA-Chip
ständig abfragen oder einen Interrupt von einem
- Peripheriegerät empfangen, um sicher zu sein, daß
+ Peripheriegerät empfangen, um sicher zu sein, dass
ein bestimmter DMA-Transfer beendet wurde.</para>
</sect2>
@@ -215,7 +215,7 @@
<title>DMA-Seitenregister und 16
Megabyte-Adressraumbeschränkungen</title>
- <para>Sie haben vielleicht vorhin bemerkt, daß der
+ <para>Sie haben vielleicht vorhin bemerkt, dass der
DMA-Controller die Adress-Linien nicht auf 0x00123456 gesetzt
hat, wie wir angaben, sondern auf 0x3456. Der Grund
hierfür erfordert ein wenig Erklärung.</para>
@@ -263,7 +263,7 @@
<para>Um die Angelegenheit noch komplizierter zu machen weisen
die externen DMA Signalspeicher auf dem PC/AT nur 8 Bytes auf,
- also 8+16 = 24 Bits. Dies bedeutet, daß der
+ also 8+16 = 24 Bits. Dies bedeutet, dass der
DMA-Controller nur auf Speicherbereiche zwischen 0 und 16
Megabyte zeigen kann. Für neuere Rechner, die mehr als 16
Megabyte an Speicher aufweisen, kann der Standard
@@ -274,7 +274,7 @@
Betriebssysteme einen RAM-Puffer in einem Bereich unterhalb
von 16 Megabyte, der außerdem einen physisch begrenzten
Bereich von 64K nicht überschreitet. Dann wird der
- DMA-Controller so programmiert, daß er Daten vom
+ DMA-Controller so programmiert, dass er Daten vom
Peripheriegerät in diesen Puffer überträgt.
Sobald der DMA-Controller die Daten in den Puffer
übertragen hat, wird das Betriebssystem sie in den
@@ -341,7 +341,7 @@
werden.</para>
<para>Der Unterschied zwischen Block und Demand ist,
- daß sobald ein Block-Transfer gestartet ist,
+ dass sobald ein Block-Transfer gestartet ist,
dieser solange läuft, bis der Transfer-Zähler
Null erreicht. DRQ muß nur gesetzt werden, bis
-DACK gesetzt wird. Der Demand-Modus überträgt
@@ -424,7 +424,7 @@
</note>
<para>Wenn ein Peripheriegerät Bus Mastering
- durchführt ist es wichtig, daß es konstant
+ durchführt ist es wichtig, dass es konstant
Daten vom oder zum Speicher überträgt, solange
es die Kontrolle über den Bus hält. Falls das
Peripheriegerät dies nicht kann muß es den
@@ -476,7 +476,7 @@
erreicht hat, dann werden die Zähler und Adressen
wieder auf den Wert zurückgesetzt, den sie
aufweisen, als der DMA-Kanal ursprünglich
- programmiert wurde. Daß bedeutet, daß
+ programmiert wurde. Das bedeutet, dass
Transfers zugelassen werden, solange das
Peripheriegerät sie anfordert. Es ist Aufgabe der
CPU neue Daten rechtzeitig in den Puffer zu schicken,
@@ -520,11 +520,11 @@
zu übertragende. Das LSB und das MSB der Adresse und der
Länge werden auf den gleichen 8 Bit I/O-Port geschrieben,
also muß zunächst ein anderer Port geschrieben
- werden, um zu gewährleisten, daß der DMA-Controller
+ werden, um zu gewährleisten, dass der DMA-Controller
das erste Byte als LSB und das zweite Byte als MSB der
Länge und der Adresse akzeptiert.</para>
- <para>Stellen Sie dann sicher, daß Sie das Seitenregister
+ <para>Stellen Sie dann sicher, dass Sie das Seitenregister
aktualisiert haben, welches extern zum DMA-Controller ist, und
durch ein anderes Set von I/O-Ports angesprochen wird.</para>
@@ -1068,7 +1068,7 @@
<emphasis>nachdem</emphasis> die traditionellen Register des
8237 für jeden Transfer programmiert wurden. Das
Schreiben auf eines der traditionellen 8237-Register
- führt dazu, daß einige der erweiterten Register
+ führt dazu, dass einige der erweiterten Register
des 82374 aus Kompatibilitätsgründeni auf Null
gesetzt werden.</para>
To Unsubscribe: send mail to majordomo(at)de.FreeBSD.org
with "unsubscribe de-cvs-doc" in the body of the message
Received on Sun 15 Feb 2009 - 09:35:49 CET